简介： 本发明提供了一种半导体器件的制备方法，所述方法包括：提供基底，在所述基底上形成有若干相互间隔的核结构；将两两相邻的所述核结构归为一组，使用硬掩膜层至少填充一组所述核结构之间的间隙；在所述核结构的裸露侧壁上形成间隙壁，其中所述硬掩膜层沿所述核结构排列方向上的尺寸不同于所述间隙壁的厚度；去除所述核结构；以所述间隙壁和所述硬掩膜层为掩膜蚀刻所述基底，以在所述基底中形成尺寸不同的核图案。所述方法可以制备尺寸不同的图案，从而避免了现有技术中尺寸单一的图案，并且所述方法更加简单。