简介： 本发明涉及一种纳电子器件性能测试用的器件结构及制备方法。它是在硅衬底材料上先沉积底电极材料,然后沉积电介质材料,曝光,刻蚀成多孔状,孔径在50-200nm,间距2-5μm,接着向孔内沉积相变材料,化学机械抛光,覆盖掩膜板,沉积上电极。于是薄膜就被掩膜板分成很多小单元,而每个单元大小差不多,引线,简单封装,每个单元内的小器件处于并联状态,然后测试每个单元的性能。此外,可以通过改变掩模板的大小,把上电极做成各种尺寸,画出一次函数关系,通过外延法得出截距,从而得到纳米器件的本征性能。本发明解决了纳米器件测量引线难的问题。由于这些小器件是并联的,不会增加工作电压,准确的反映出器件本身的性能。