简介:
本发明涉及一种电子元件的微结构化方法,其提 供高分辨率(≤200纳米)和良好纵横比,但明显比照相平版印 刷法更为经济。根据本发明的方法包括下列步骤:i)制备如权 利要求1的纳米复合材料组合物的未固化的平面溶胶膜;ii)制 备由底涂层b)和载体c)组成的目标底材;iii)借助微结构化的转 移压印冲头将得自i)的溶胶膜材料转移至ii)中的底涂层b)上; iv)将转移的溶胶膜材料予以固化;v)移除转移压印冲头,得到 压印的微结构作为顶涂层a)。微结构化的半导体材料的制备另 外包括下列步骤:vi)等离子体蚀刻残余的纳米复合材料溶胶膜 层,优选用 CHF3/O2等离子体,vii)等离子体蚀刻底涂层,优选用 O2等离子体,viii)蚀刻半导体材 料或者在经蚀刻区域掺杂半导体材料。
本发明涉及一种电子元件的微结构化方法,其提 供高分辨率(≤200纳米)和良好纵横比,但明显比照相平版印 刷法更为经济。根据本发明的方法包括下列步骤:i)制备如权 利要求1的纳米
复合材料组合物的未固化的平面溶胶膜;ii)制 备由底涂层b)和载体c)组成的目标底材;iii)借助微结构化的转 移压印冲头将得自i)的溶胶膜材料转移至ii)中的底涂层b)上; iv)将转移的溶胶膜材料予以固化;v)移除转移压印冲头,得到 压印的微结构作为顶涂层a)。微结构化的
半导体材料的制备另 外包括下列步骤:vi)等离子体蚀刻残余的纳米复合材料溶胶膜 层,优选用 CHF3/O2等离子体,vii)等离子体蚀刻底涂层,优选用 O2等离子体,viii)蚀刻半导体材 料或者在经蚀刻区域掺杂半导体材料。