简介： 本发明提供了一种处理器，该处理器包括：微操作高速缓存，该微操作高速缓存具有多个微操作高速缓存条目，用于存储从指令组解码的微操作；以及微操作过滤器，该微操作过滤器具有多个微操作过滤器表条目，用于存储指令组的标识符，对于这些指令组，如果这些微操作被存储在该微操作高速缓存中，则预测这些微操作在填充时失效。该微操作过滤器接收指令组的标识符。当微操作过滤器表条目包括与第一标识符匹配的标识符时，该微操作过滤器则防止来自第一指令组的微操作的副本被存储在该微操作高速缓存中。