简介： 本申请涉及一种存储器，包括存储模块、读模块、第一校验模块及第二校验模块，存储模块包括多个感测放大器阵列和多个存储单元阵列，感测放大器阵列与存储单元阵列交替排布；第一数据线与各感测放大器阵列均电连接；读模块用于对第一数据线上的数据进行读取；第一校验模块、第二校验模块与读模块均电连接；读模块被配置为：将读取数据的部分传输至第一校验模块以进行检错和/或纠错，并将读取数据的另外部分传输至第二校验模块以进行检错和/或纠错；其中，传输至第一校验模块的数据与传输至第二校验模块的数据分别来自于相邻的感测放大器阵列。本申请能够及时发现并修复半导体存储装置中相邻存储单元失效缺陷。