简介： 本发明公开了一种芯片系统时钟安全保障电路，所述电路包括时钟选择电路、时钟失效检测电路、系统时钟选择寄存器、失效时间阈值寄存器和检测时间阈值寄存器；所述时钟选择电路输入端和时钟失效检测电路输入端均接入外部低速晶振输入时钟、外部高速晶振输入时钟，所述时钟选择电路输入端与时钟失效检测电路输出端信号连接，所述系统时钟选择寄存器输出端、失效时间阈值寄存器和检测时间阈值寄存器均与时钟失效检测电路输入端信号连接。本发明通过复用系统时钟选择寄存器，用一套系统时钟失效检测电路，有效实现对多个时钟源失效的检测，大大节约了芯片面积和设计复杂度。