简介： 本发明涉及一种半导体电路以及半导体电路的制造方法，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和密封层。其中密封层包括中部密封层和围绕中部密封层设置的外围密封层，中部密封层为透明材料制成，且至少包覆设置电子元件的电路基板的一面，以及多个引脚的连接电路基板的第一侧，外围密封层包覆多个引脚的连接第一侧的部分长度，多个引脚的一端从围密封层露出。由于占用整个密封层大部分体积的中部密封层为透明材料制成，从而可以清晰的观测电路基板表面，以此方便在半导体电路产品在开发测试过程中观测内部电路的状态，方便进行失效分析，从而能有效的提升新产品的开发效率。