简介： 本发明提供一种GOI测试电路结构，包括形成于一衬底内的多个呈条状且平行设置的AA区，相邻的AA区之间形成有STI，衬底上依次形成有栅氧化层、多晶硅栅极和多个计数结构，所有计数结构平行设置，每个计数结构对应设置在一个STI上方，每个计数结构靠近一个AA区设置，并用于对AA区中的热点进行定位，可以实现电性测试热点的清晰定位，并为物理剥层以及FIB切截面制备TEM样品时提供热点定位的标准，大大改善了GOI测试失效分析的效率，切中目标位置截面的成功率，还在制程上可实现性强，具有很高的实用价值。