简介： 本发明公开了一种半导体器件主位线失效的检测方法和检测系统。该检测方法包括:选取至少2条字线,分别位于存储阵列不同的物理扇区;逐一测量所选字线与每一局部位线交叉位置处存储单元的工作电流;若测量工作电流大于基准工作电流,则判定该存储单元为异常存储单元;反之,则判定该存储单元为正常存储单元;对应每一局部位线,如果在所选字线上的存储单元均为异常存储单元,则判定控制该局部位线的主位线失效;如果在所选字线上的存储单元存在正常存储单元,则说明控制该局部位线的主位线没有失效。本发明提供的检测方法和检测系统通过对工作电流的测试实现对主位线失效的监控,既可应用于CP之前、之后,又可插入CP中,减少CP时间。