简介： 本申请公开了一种芯片的地址测试方法及芯片的失效分析方法。该芯片包括沿字线和位线的方向排列的多个比特位，该方法包括：对芯片中的部分比特位进行标记以形成标记点，并获得标记点的电性地址和物理地址；对芯片进行失效测试以获得芯片中双比特位失效点的电性地址，双比特位失效点由在字线或位线的方向上相连的两个失效的比特位组成，并将双比特位失效点中两个比特位的电性地址的差值的绝对值作为双比特位失效点的电性地址差值；根据双比特位失效点的电性地址差值获取芯片中各比特位的电性地址的排列范围；将芯片中各比特位的电性地址的排列范围与标记点的电性地址进行对照。该方法能够准确分析出芯片中物理地址和电性地址的对应关系。