简介： 本发明为一种双面和多层印制电路的加成制备工艺。具体流程可简单归纳为电镀模板的制备，单面电路板的制备，单面电路板的钻孔，粘附另一面电镀模板，化学镀铜使孔金属化，电镀铜使孔增厚，剥离另一面电镀模板得到所需双面印制电路板，重复这一过程得到多层印制电路。制备导电线路用的电镀模板通过后处理可以重复使用，这就避免了传统电路板制备当中掩膜的多次制备，降低了掩膜显影，去除当中的废液污染和成本。此外，本工艺为一种加成制备方法，不需要金属箔的蚀刻，没有金属的浪费，减少了金属刻蚀造成废液污染和废水处理的费用。综上所述，本工艺相较于传统减成腐蚀法制备双面和多层印制电路具有无浪费，低污染，成本降低等优点，极具应用价值。